编辑：桃子 袁榭

【新智元导读】2nm制程全球争夺战升级！6月16日，台积电首度公布2nm先进制程，将采用GAAFET全环绕栅极晶体管技术，预计2025量产。

台积电杀手锏来了：2nm先进制程首亮相。

6月16日，台积电在2022年度北美技术论坛上，官宣将推出下一代先进制程N2，也就是2nm制程。

2nm来了，终结FinFET

一直以来，包括7nm、5nm在内的芯片制程都采用的是FinFET晶体管技术。

要知道，半导体行业进步的背后有着一条金科玉律，那就是「摩尔定律」。

摩尔定律表明：每隔 18~24 个月，封装在微芯片上的晶体管数量便会增加一倍，芯片的性能也会随之翻一番。

当FinFET结构走到了无法突破物理极限的时候，对新的晶体管技术提出了需求。

也就是说，GAA (gate-all-around，简称 GAA) 架构的出现再次拯救了摩尔定律。

据称，台积电N2将使用GAAFET（全环绕栅极晶体管）技术，于2025年开始量产。N2在性能、功效上有明显提升，不过晶体管密度在2025年的时代背景中可能显得提升效果不大。

作为全新的芯片制作工艺平台，N2制程的核心创新在于两点：纳米片电晶体管（Nanosheet）与背面配电线路（backside power rail）。此两点都是为了提高单位能耗中芯片性能而设计的。

台积电的「全环绕栅极式纳米片电晶体管」（GAA nanosheet transistors），晶体管的通道在所有四个侧面都被栅极包围，从而减少了电能泄漏。这在当下晶体管体积越发接近原子体积时，将会越来越突出。

而且台积电「环绕栅极式纳米片电晶体管」的通道可以加宽以增加驱动电流并提高性能，也可以缩小以最大限度地降低功耗和成本。

为了给这些「纳米片电晶体管」提供足够的电能而且避免漏电损耗，台积电的N2制程使用背面配电线路（backside power rail）。台积电认为这是在「后段布线制程工序」(BEOL) 中克服电阻的最佳解决方案的一种。

工序上做出如此改进后，在同等能耗和复杂度下，N2的性能比N3高10%-15%。在相同速度和单位面积晶体管平均数目下，N2的能耗比N3低25%-30%。

在微观结构上，N2采用纳米片电晶体（Nanosheet），取代FinFET（鳍式场效应晶体管），外界普遍认为，纳米片电晶体就是台积电版的GAAFET。

根据这些数据，权威硬件新闻网站Tom’s Hardware的报道者表示，总体来看，N2的全世代制程较之前有明显的性能和耗电改观。但就芯片的单位面积晶体管密度而言，N2相较于N3，并没有N3相较于N5的进步程度。

所以N2制程的亮眼程度或许不如预期中惊艳。

台积电称将在各种产品上应用N2制程，例如移动设备SoC（集成系统芯片）、高性能CPU与显卡等。

而且台积电还提到了「小芯片集成」，业界猜测很多使用N2制程的产品，也会使用多块小芯片的打包版来降本增效。

据称台积电将会在2025年下半年开始大规模使用N2制程上量生产芯片。考虑到当代半导体生产周期，商用的2纳米芯片将会在2025年晚期或者2026年初在市面上出现。

在此之前，台积电将会使用有N3E、N3P和N3X等3纳米制程的改进版生产芯片。

ASML业界最强光刻机加持

除了公布2nm先进制程，台积电会议上还宣布，将在2024年，引进ASML（阿斯麦）下一代最先进的光刻机。

此光刻机为「高数值孔径极紫外」（High-NA EUV）光刻机。

此前，英特尔在2021年7月公布的公司最新路线图会议上，提到自家也将拥有阿斯麦下一代业界最强光刻机。

这台光刻机型号为High-NA量产型EUV光刻机EXE:5200，将采用不同的镜头系统，NA更大。

据阿斯麦发言人称，更高的光刻分辨率将允许芯片缩小1.7倍，同时密度增加2.9倍。未来比3nm更先进的工艺，将极度依赖高NA EUV光刻机。

作为制造芯片最先进的设备，光刻机的先进程度等直接决定了芯片的制程工艺。

目前来看，荷兰的ASML几乎垄断了世界上的高端光刻机，且产量非常少，价格贵。

自2017年ASML第一台量产的EUV光刻机正式推出以来，三星的7nm/5nm工艺，台积电的第二代7nm工艺和5nm工艺的量产都是依赖于0.55数值孔径的EUV光刻机来进行生产。

老牌半导体经销商智融科技的高管Dan Hutcheson称，「High-NA EUV光刻机是芯片制造业的下一个重大创新突破，拥有者将会引领行业。」

台积电负责研发的高级副总裁米玉杰称：「2024年的此引进，将会用来开发相关基础设施与类型工艺，以求推动能满足顾客的创新」。不过他没提到买来机器后何时正式在芯片制程中使用。

而英特尔是已经宣布了自己才是全世界第一家会收到阿斯麦供货的芯片厂，2025年就会开始启用此光刻机造芯片。

1nm，未来可期

1987年成立，35年的时间，台积电从名不见经传成长为晶圆代工「一哥」，甚至一度成为全球市值最高半导体企业。

近年来，我们看到了台积电不断将工艺的先进制程推向更高点，7nm，5nm，3nm，2nm，1nm…

台积电在先进制程方面可谓是一骑绝尘。

2020年，5nm量产。3nm，台积电一只独秀。2nm预计在2025生产。

在2021年年底，台积电正式提出2nm以及后续1nm的工厂扩建计划。预计总投资金额将高达8000亿至1万亿新台币（约1840-2300亿元），占地近100万平方米。

另外，台积电1nm研发也取得了一些进展。

在2021年，台大与台积电、美国麻省理工学院合作研究发现二维材料结合「半金属铋（Bi）」能达极低电阻，接近量子极限。

这项研究成果由台大电机系暨光电所教授吴志毅，与台湾积体电路和MIT研究团队共同完成，已在国际期刊Nature上发表，有助实现半导体1nm以下制程挑战。

可以说，台积电1nm也是未来可期。

那么，当前各家在先进制程之争上怎么样了？

「三巨头」先进制程之争

台积电，与英特尔、三星并称半导体制造业「三巨头」。在芯片制程逐渐缩小的路上，三大巨头你追我赶。

2015年，14nm时代开始，成为芯片制程发展的一个分水岭，而联电却在此止步。

到了2017年步入10nm时代，英特尔却死死地卡在10nm上，导致i5和i7处理器由于良率问题而迟迟无法交货。

紧接着7nm的到来，英特尔还是无法实现突破，同时美国另一家芯片代工巨头格芯也是在7纳米制程中倒下。

2020年，制程开始进入5nm时代，只有三星和台积电可以一拼。

当英特尔终于宣布恢复两年的研发周期之时，三星和台积电早已把5nm量产提上了日程。

要知道，目前公开称有5nm芯片制造能力的只有台积电和三星两家。

而真正第一款出货的5nm芯片，是苹果2020年秋季发布会上首次公布的A14仿生芯片，这款SoC的晶体管数量达到118亿个。

而第二款用上5nm芯片的则是集成153亿个晶体管的华为麒麟9000。

这两款芯片都是台积电代工生产的，并且采用的是FinFET架构。

台积电5nm虽然已经量产，但产能还是很有限，还在持续提升中。

当台积电在2nm研发上切入GAAFET（环绕栅极晶体管）技术时，其竞争对手三星则早在2年前其揭露3nm技术工艺时，就宣布从FinFET转向GAA，并「大放厥词」：2030年要超过台积电，取得全球芯片代工龙头地位。

这也算是为两家企业2-3nm制程的市场之战吹响了号角。

为了抢在台积电之前完成3nm的研发，三星的芯片制造工艺由5nm直接上升到3nm，4nm则直接跳过。

在台积电和三星都在抓紧研发2nm的同时，蓝色巨人首次放出一颗核弹。

也许许多人忘了，IBM也曾是一家大牌的芯片制造商。就在2021年5月，这家公司首次对外公布全球第一个2nm芯片，仅有指甲盖大小。

那么英特尔呢？2021年下半年，英特尔不甘落后，也宣布了自己的全新路线图，并为芯片制程重新命名：Intel 7，Intel 4，Intel 3，Intel 20A。

这家公司还公布，将于2024年上半年推出的Intel 20A会成为制程技术的又一个分水岭。它拥有两大开创性技术——RibbonFET的全新晶体管架构，名为PowerVia的史无前例的创新技术，可优化电能传输。

不管怎么说，英特尔成了小弟，台积电成为真正的代工大哥。

台积电，三星、英特尔对最先进制程的追赶，正是想要在世界先进制程领域一决高下。

参考资料：

https://www.tomshardware.com/news/tsmc-reveals-2nm-fabrication-process

https://www.reuters.com/technology/tsmc-says-it-will-have-advanced-asml-chipmaking-tool-2024-2022-06-16/

https://www.anandtech.com/show/17452/tsmc-readies-five-3nm-process-technologies-with-finflex

https://www.elecfans.com/news/1783961.html